博通今天的会，除了上调24年AI半导体收入到100亿美金，看了PPT和纪要，信息量很大呀...囊括了CPO、LPO、200G Serdes、200G VCSEL EML等等。加上MU业绩超预期（请参考Patrick CYQ业绩前强call...），有种产业链关键技术环节你追我赶不断加速的感觉，也带动了今晚所有AI semi集体上涨。博通会议梳理如下：
2023年建造了一个TPU集群超过1万个节点，需要 2 层战斧（Tomahawk）或杰里科（Jericho）交换机才能实现。到 2024 年，我们将把这一目标扩大到 3 万多个。而我们的客户现在想要的是如何将集群扩展到10万、数十万、甚至100 万个节点。
当你考虑100万卡集群，需要解决的最大问题就是 RDMA。18到24个月内，你就会看到一种可以在不同厂商之间完全互操作的共享内存解决方案。此外你还要考虑PCIe。我们正在批量出货 PCIe Gen 5 交换机，到了今年年底就会推出PCIe Gen 6 交换机样品。PCIe 3 代到 4 代之间相隔 8 年，4 代到 5 代之间相隔 4 年，第 5 代到第 6 代之间相隔两年，再往后，我们将以 1 年的速度迭代。同时，XPU与XPU之间的高速互联（对标NVLink），我们将与 AMD 合作，构建一个扩展解决方案，由 Broadcom 负责构建交换机，AMD 构建加速器，以开放的方式合作，并将其提交给标准制定机构。
Meta 最近刚刚发表论文的架构，以太网不仅工作正常，它的价格只有IB方案的一半不到。性能还高出了10%，如果你有一个 20 亿至 100 亿美元的基础设施，10% 就是 2 亿至 10 亿美元。（注意下图source是博通内部测算...）
就算只是建立一个由 4000 个 GPU 组成的集群，你需要 8000-1万个光模块，但光学元件，即使是最好得，也是不稳定的。一般来说，每年至少有2%-5% 的故障率。这就是为什么一些大型云客户会告诉你，每个月可能会遇到多达 15 次故障。实际上，光学设备最终会消耗大量电力和成本。因此，我们在交换机和许多技术中的做法是，通过扩大铜缆的覆盖范围，尽可能避免使用光学器件。实际上我们可以让铜的触及范围达到 4 米。顺便说一句，最终这些交换机和加速器的带宽会变得非常高，以至于你不能再仅仅使用插拔式光模块，而必须使用一种叫做共封装的东西，可以提供非常高的密度，而功耗和成本却很低。此外我们还将推出LPO，Linear Pluggable Optics（33%能耗节省），减少光模块内元器件使用。
亚马逊基于以太网的集群有 6 万多台服务器，甲骨文有 3 万多台服务。Meta，超过 2 万台。腾讯，超过 1 万台，这都是以太网、AI。
机架内的一切都希望采用铜缆方式，并能通过 PCIe 或直接连接的铜缆实现互联，但一旦达到一定规模或距离，就必须开始考虑光链路。我们有vcsel、EML、还有今天我们宣布的CPO。
今天我们为大家展示200G VCSEL，虽然目前还没有投入量产。利用磷化铟技术，我们也已经准备好量产 200G的EML。
将高速硅光子技术直接集成在 ASIC（无论是交换机ASIC、PCIe 交换机ASIC还是加速器ASIC），CPO的好处一是集成带来的成本降低，二是可以摆脱ASIC和光路之间复杂的电气通道。如果光学器件可以直接安装在基板上，那么这些通道就没有必要了，它们之前会耗电、增加成本、增加链路的复杂性。目前市场上典型的 800 千兆可插拔收发器功率为 14 瓦（1.6T是25W），我们展示的CPO贝利系统现在的功耗为 5 瓦，几乎节省了 70%（注意中间还有个LPO方案功耗也降低了35%）
人们会说，你把所有东西都集成在一起，可靠性会有问题吗？实际上，使用CPO可以提高系统的可靠性，因为你把越来越多的元件集成到了核心硅元件中。在硅光子元件上集成元件本身就是提高可靠性的一种方法。
现在，我们还不能直接在硅片上集成激光器，那还是科幻小说。激光系统本身作为系统中的可插拔组件，而非核心硅组件。
Broadcom 的目标更远大，我们的硅光子想的不是 8 通道，我们的目标是在单个光子芯片上实现 64 个通道（64*112Gbps，看上图的确是，8个CPO实现了51.2Tbps...太可怕了）。因此，当你提供这种密度时，你实际上就可以将它们直接移到 ASIC 基板上。
关于Serdes，目前大部分链路都是铜缆，传输距离约为 5 米左右，而且功耗最低、成本最低，驱动这些铜缆链路的技术是 SerDes。超过 5米你必须使用光学器件，覆盖范围更大，但功率最高，成本也最高，需要额外增加DSP等元器件驱动。因此，如何降低这些光学器件的功率和成本就显得非常重要。
在这款我们称之为 Peregrine 的领先 5 纳米 100G SerDes 中，我们为光学器件构建了本机均衡功能，这样就无需使用 DSP 或retimer，直接驱动光学器件。基于他可以实现CPO 和LPO 或 LDO，大大降低了光学器件的功率和成本。
此外宣布我们的下一代 200G SerDes，我们公司内部的代号是 Condor，基于 3纳米而非 4 纳米制造。超长传输距离，45 分贝以上，2 米以上的 DAC 电缆，无需任何retimer，同样支持CPO、LPO。
关于TPU，下一代，2.5D 封装，带有 HBM 和硅光。底部有一个近 800 毫米的正方形芯片，顶部有一个近 700 毫米的正方形芯片，总面积超过 3000 平方毫米。
此外新思synopsys这次在GTC上也有个分析师对话，要点提炼：
芯片的未来是chiplet，复杂性提升，需要引入AI，我们引入3DIC编译器（今天上午宣布3DSO.ai）也是新的商业化机会。我们还引入 Synopsys.aI Copilot ，一个全天候365 天的助手协助芯片设计工程师提效 。未来还有EDA自动生成产品，如生成 RTL、生成测试平台，所有这些都可以通过AI生成来实现，显著提升客户生产力。我们的战略是从芯片到系统，扩展到系统级解决方案。
世界正在变得越来越异构，将多个芯片集成到一个封装中，从而解决带宽、延迟的瓶颈 ，创造出这些超级芯片。chiplet本身就是一个复杂的多物理场系统，你需要考虑到电子、机械、流体、结构等多方面的因素。同样，当你把最终产品看作一个系统时，我们在硅层面和系统层面都看到了巨大的商机。我们将 Ansys 在应力、功率、热等方面带来的黄金多物理引擎与我们在 Fusion平台上拥有的所有 EDA 资产深度融合。
整个 IP TAM，大约有一半是处理器。另一半是接口、基础、安全和其他。（48% 处理器，29% 接口，15%基础 IP），未来你会看到接口IP越来越多，一是chiplet，二是HPC对互联的要求更高。
5-7 年后，我们相信几乎所有先进的芯片内部都会有某种AI加速器，无论是在边缘还是在数据中心中。
最后干货，From Sicong Taiwan调研：
目前 25年 tsmc 流片计划要等到6月份才有能见度，所以工业富联的 5w racks 仅供参考。客户对B的真实需求还需要考证，毕竟 AWS 买的GB200 superpod 也只有600多个rack vs 5w是很难想象。
B100在TSMC 基本没有单，都是B200。B200TSMC产能有接近70w颗的量，实际出货在28万颗左右。
H20 量已经看到60-70万，可以支撑 NV2Q 业绩，但H20超预期的量目前没有pricein在nv股价中。
Micron HBM 3E价格接近 SK Hynix，良率也很接近。Samsung的3E接近失败，NV已经要求停止送样。
（完）
博通、新思、美光纪要已上传
本文作者可以追加内容哦 !
