随着电子产品的不断智能化和小型化，对半导体封装技术提出了更高要求。先进封装技术如SiP(System in Package)、3D封装等不断涌现，为市场带来了新的发展机遇。
就目前而言，AI及高性能运算芯片厂商主要采用的封装形式之一是台积电CoWos技术。集邦科技指出，AI及HPC芯片对先进封装技术需求大，其中以台积电的2.5D先进封装CoWoS技术，是目前AI芯片主力采用者。
韩媒认为，三星电子目标打造在价格和生产效率上均有显著优势的新一代3.3D封装技术，在目前由台积电主导的先进封装代工市场啃下更多无厂设计企业的订单。
应用于AI半导体芯片
三星电子“3.3D先进封装技术”，目标是在2026年第二季度实现量产。这种技术主要应用于AI半导体芯片，并通过安装RDL中介层替代传统的硅中介层来连接逻辑芯片和HBM（高带宽存储器），从而实现3D堆叠。
此外，三星电子还计划在这一技术中引入面板级（PLP）封装，用大型方形载板替代面积有限的圆形晶圆，以进一步提升封装生产效率。韩媒认为，三星电子的目标是打造在价格和生产效率上均有显著优势的新一代3.3D封装技术，以便在目前由台积电主导的先进封装代工市场中占据更多份额。
三星电子通过开发3.3D先进封装技术，旨在降低生产成本并提高生产效率，以在竞争激烈的市场中获得更大的竞争优势。
在成本和效率上有何显著优势？
3D先进封装技术相较于现有技术在成本和效率上有显著优势。首先，3D封装技术可以大幅度缩小尺寸，减轻重量，并提升硅效率，从而降低成本。此外，3D封装技术通过减少互联线的长度，提高了信号传输速度，进一步降低了系统功耗和成本。
具体来说，3D封装技术能够实现异构集成，将不同功能的芯片封装在一起，这不仅优化了成本，还提高了能效。例如，英特尔的Foveros技术就是通过垂直堆叠计算模块来集成不同的计算芯片，从而优化成本和能效。
另外，3D封装技术还可以与Chiplets概念相结合，进一步减少芯片开发的成本与时间。在某些情况下，这些先进的封装技术实际上可能是成本最低的选择。
本文作者可以追加内容哦 !
