AEC的全称是Automotive Electronics Council Component Technical Committee，汽车电子委员会元器件技术委员会，不过大家一般都简称AEC汽车电子委员会，从其后面的“Component”能看出来，AEC是专注于元器件级别的。
AEC成立的目的就是为了器件通用化。最早的时候行业是这样的，比如福特要用一家芯片/器件供应商的A芯片/器件，供应商就要按照福特的要求进行测试，通过后福特才会采用；但是如果克莱斯勒也要用，他是不是不认可福特的测试的，供应商就要再按克莱斯勒的要求再测一遍，才能用于克莱斯勒。福特和克莱斯勒提议建立AEC就是为了通用化，大家可以一起用，降低测试成本。
在1993 德科电子的一次会议上，讨论了每家公司使用的各种资格认证方法。会议决定，“通用认证规范”的想法是可行的，此后不久就开始了Q100（集成电路应力测试认证）的工作，主要IC供应商都参与了标准的制定。AEC-Q100的初始版本（最初叫CDF-AEC Q100）在 1994 年 6 月提交给了所有的 IC 供应商，这个文件代表了克莱斯勒，德尔科电子和福特的首选资格证书。
此后AEC又陆续制定了其他零件类别的认证规范：如用于分立半导体器件的AEC-Q101和用于被动器件的AEC-Q200。
下表中就是目前的6个标准。
AEC-Q100是最早的一个标准，全称是 Failure Mechanism Based Stress Test Qualification For Integrated Circuits，基于集成电路应力测试认证的失效机理，名字有点长，所以一般就叫“集成电路的应力测试标准”。
Q100除主标准(base document)外，还有12个分标准，从001到012，分别如下：
AEC-Q100 Rev-H: Failure Mechanism Based Stress Test Qualification For Integrated Circuits(base document)，主标准。
AEC-Q100-001 Rev-C: Wire Bond Shear Test，邦线切应力测试。
AEC-Q100-002 Rev-E: Human Body Model (HBM) Electrostatic Discharge Test人体模式静电放电测试。
AEC-Q100-003 Rev-E: Machine Model (MM) Electrostatic Discharge Test，[Decommissioned] 机械模式静电放电测试，已废止，因为JEDEC里面也给淘汰了。
AEC-Q100-004 Rev-D: IC Latch-Up Test集成电路闩锁效应测试。
AEC-Q100-005 Rev-D1: Non-Volatile Memory Program/Erase Endurance, Data Retention, and Operational Life Test 非易失性存储程序/擦除耐久性、数据保持及工作寿命的测试。
AEC-Q100-006 Rev-D: Electro-Thermally Induced Parasitic Gate Leakage Test (GL) [Decommissioned] 热电效应引起的寄生门极漏电流测试，已废止，因为认证测试不需要了（lack of need）。
AEC-Q100-007 Rev-B: Fault Simulation and Test Grading，故障仿真和测试等级。
AEC-Q100-008 Rev-A: Early Life Failure Rate (ELFR) 早期寿命失效率。
AEC-Q100-009 Rev-B: Electrical Distribution Assessment电分配的评估。
AEC-Q100-010 Rev-A: Solder Ball Shear Test锡球剪切测试。
AEC-Q100-011 Rev-D: Charged Device Model (CDM) Electrostatic Discharge Test带电器件模式的静电放电测试。
AEC - Q100-012 - Rev-: Short Circuit Reliability Characterization of Smart Power Devices for 12V Systems 12V 系统灵敏功率设备的短路可靠性描述。
汽车电子设计中非常关键的就是温度范围，AEC-Q100从REV G升级到H版后，删掉了Grade 4，也就是不能用于车载应用的0度～+70度温度范围。
下图是7个测试组群的测试流程，涵盖了温度、湿度、机械冲击、振动、EMC，ESD，电迁移、应力迁移、热载流子注入、闩锁效应、芯片剪切等方面的试验，涉及的芯片阶段从设计（变更、晶圆尺寸）、晶圆制造（光刻、离子注入、制造场所转移），到封装（引线材质、芯片清洁、塑封、制造场所转移）等。
本文作者可以追加内容哦 !
