来源：内容由半导体行业观察 综合自semianalysis，谢谢。
编者按：在semianalysis之前的文章《先进封装最强科普》、《巨头们的先进封装技术解读》以及《巨头们发力先进封装》等文章里，作者对先进封装的现状和未来进行了深入的解读。在本文中，作者将深入探讨 2.1D、2.3D 和 2.5D 高级封装的模糊界限。他表示，在 IMAPS 2022 上，展示了该领域的许多进步，先进封装行业的未来充满活力。
如他所说，目前有四个主要的高级封装：
3D ——堆叠在有源硅上的有源硅——最著名的是利用 TSMC 的 SoIC CoW 的 AMD 3D V-Cache和利用 TSMC 的 SoIC WoW 的 Graphcore 的 IPU BOW 。
2.5D ——堆叠在无源硅上的有源硅——最著名的是采用 TSMC 的 CoWoS-S 的带有 HBM 内存的 Nvidia AI GPU和采用英特尔 Foveros 的英特尔 Meteor Lake CPU 。
Fanout RDL（带有环氧模塑料的层压板）——最著名的是用于 Apple 的 A 系列、S 系列和 M 系列芯片的台积电 InFO 、ASE FoCoS 和 Amkor WLFO。
build-up ABF 基板（铜芯包覆味之素增层膜层和 RDL 层）——最著名的形式是Intel 和 AMD PC 和 Datacenter 芯片。
在大多数先进封装的情况下，仍使用 build-up ABF 基板。这些被称为混合基板。
高级封装的另一个歧义来源是工程师经常使用有机基板这个词。ABF 和核心扇出都包含有机环氧树脂化学物质。
从 2.5D 到 3D 的分类似乎很简单，但封装品种的许多排列模糊了 2.3D 和 2.1D 之间的界限。此外，随着这些 2.3D 和 2.1D 封装功能的进步，2.5D 将让出市场份额。
使用英特尔的 EMIB，硅桥放置在 build-up ABF 基板的空腔内。主要目的是避免使用昂贵的硅中介层，并使封装超出光罩限制。EMIB 在技术上不是 2.5D 封装，但它确实带来了许多所谓的好处。它在成本和性能方面与纯 2.5D 硅中介层或高密度扇出相比如何？虽然大家对此没有定律，但第一代并不能与之相比。
AMD 的 MI250X GPU（上面有注释）和 Apple 的 M1 Ultra 是一种产品中多种封装的示例。不是使用硅中介层将 GPU 裸片连接到 HBM，而是在 GPU 裸片和每个 HBM 之间使用硅桥。带有嵌入式桥接的扇出类似于英特尔的 EMIB，但制造流程完全不同，扇出 RDL 与积层基板。
在 MI250X 的情况下，两个带有硅桥和 GPU/HBM 的独立扇出 RDL 组件封装在大型 ABF 基板之上。
虽然由于最大限度地减少了昂贵的硅中介层的使用，这种方法的成本在理论上较低，但与传统的 2.5D 硅中介层相比，成品率损失的可能性更高。
Fanout RDL 不是一个单一的进程。它可以用几种不同的材料类型建造。此外，它可以是 RDL 优先或芯片优先流程。
无论是采用 RDL 优先还是芯片优先工艺流程来实现扇出 RDL，在放置芯片之前都无法测试已完成的混合基板。如果扇出到基板键合工艺，好的die可能会丢失。尽管扇出 RDL 理论上成本较低，但良率损失是继续使用硅中介层的主要原因。由于扇出 RDL 材料、积层基板和硅之间的热膨胀系数 (CTE) 不匹配，这些良率问题可能会扩展到基板翘曲。
三星、Shinko、Unimicron、SPIL 和 TSMC 一直在研究首先制造 fanout RDL 的封装工艺；然后，将扇出 RDL 键合在 build-up ABF 基板上。然后在最终将芯片键合到其上之前对键合的混合基板进行测试。这称为扇出（RDL-First 或 Chip-Last），Chip Bonding Last。每家公司都有自己的调整，其中一些使用有机或无机材料。与具有用于先进封装的已知良好基板相关的更高的组装良率和物流具有巨大的优势。
传统上，数据中心和 PC 行业的供应链将已知良好的基板与已知良好的芯片相匹配。RDL-First/Chip Last，Chip Bonding Last 是首选的封装方法，如果它可以经济高效地完成的话。
与扇出（chip-first 或 RDL-first）工艺相比，采用扇出（chip-first）工艺的 IC 集成更简单，成本更低。问题是芯片优先意味着更多已知的好芯片将失去封装良率。随着行业转向更昂贵的工艺技术，这种封装良率损失继续主导着封装工艺成本的大部分增长。此外，扇出（chip-last）集成还有其他优势，例如更大的芯片尺寸、更大的封装尺寸、更少的芯片移位问题以及用于 RDL 的更精细的金属 L/S。L/S是线间距，指的是金属互连的宽度和它们之间的空间。
此外，非扇出技术也在改进。思科已经展示了与无芯有机基板相关的研究。制造这种有机中介层的主要制造步骤与积层封装基板的制造步骤相同，只是没有铜芯。与具有核心的标准组合 ABF 基板相比，思科展示了 10 个具有更密集 L/S 的布线层。
如今， build-up ABF 基板的 L/S 密度高达 10 微米；思科的研究表明，有机底物的尺寸降至 6 微米 L/S。核心扇出市场的 L/S 在 15 微米范围内。一些先进的扇出，例如AMD 的 RDNA 3 GPU和联发科网络处理器，下降到 2 微米 L/S。EMIB 第一代达到 5 微米 L/S，传闻下一代将达到 2 微米 L/S。
随着 build-up ABF 基板的改进，核心扇出和 HD 扇出市场在移动应用之外受到一定程度的蚕食。关于电介质材料，光成像电介质 (PID) 目前能够达到更精细的间距。尽管如此，如 Unimicron 所示，ABF 在表面变化方面具有许多优势。
Unimicorn 看起来坚持使用修改后的 ABF，因为这是他们的核心竞争力。细间距无芯 ABF 坚持其现有的提供已知良好（混合）基板的商业模式。它们可以实现具有更好表面变化的 3 微米 L/S，从而可以扩展到更高的层数。他们的无芯 ABF 基板可以与当前先进的扇出非常有竞争力。虽然它仅限于 3 个 RDL 层，但扩展到更多层的路径比扇出 RDL 更容易。
无芯 ABF 基板较厚，这对于移动应用来说可能是一个问题，但对于高性能应用来说，可靠性和性能应该更好。
在追L/S的时候，Amkor SLIM和ASE SPIL NTI可以做到0.4微米和0.5微米。两者都仅限于第一层上的这些细间距。
ASE SPIL 将其扇出 RDL 展示为比用于将 HBM 裸片连接到 SOC 的 2.5D 高级封装具有更高性能。ASE SPIL 声称具有更好的眼图高度和更少的损耗减少，从而允许更高的信号速率和更少的封装噪声。
虽然 build-up ABF 基板仍将是先进封装市场的基础，但随着向无芯基板的过渡，它们的性能和密度正在提高。此外，由于 Unimicron 显示出优异的表面变化特性，这些基于 ABF 的基板可以达到更高的层数，如 Cisco 所示。在许多用例中，ABF 基板正在赶上并超越扇出 RDL。
随着 RDL 扇出进入以前仅由 2.5D 中介层占用的应用，成本和产量也是必不可少的因素。带有硅桥的扇出工艺开始兴起，但不使用硅桥将 ASIC 与 HBM 集成的新工艺也越来越接近生产。扇出和 ABF 基板的这些进步正在迅速模糊高级封装之间的界限。
在评估 2.1D 到 2.5D 领域的高级 IC 封装时，需要考虑多个变量。焊盘间距、L/S 和层数是必不可少的因素，但可靠性、翘曲问题、封装成本、产量和封装尺寸也在考虑之中。
未来，在标准 build-up ABF 基板上封装无芯 ABF 基板的混合基板可能是某些用例的最佳选择。在其他情况下，封装在标准 build-up ABF 基板之上的芯片优先扇出 RDL 可能是另一个用例的最佳选择。随着裸片数量和类型的异构集成多样性，评估与封装有关的权衡变得更具挑战性。
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第3209内容，欢迎关注。
本文作者可以追加内容哦 !
